記事検索結果

半導体メーカーが2013年の実用化を目指し、チップ上の回路線幅に22ナノメートル(ナノは10億分の1)プロセスを採用した半導体の開発に着手する。... 32ナノメートル世代は量産技術の...

米インテル、32ナノプロセス採用の次世代半導体を開発（2008/12/11）

米インテルは10日、回路線幅32ナノメートル(ナノは10億分の1)プロセス技術を採用した次世代半導体の開発を完了したと発表した。同32ナノメートルプロセス品は09年10―12月期に量産...

東芝、43ナノプロセス採用のNAND型フラッシュモリー製品化（2008/10/29）

東芝は28日、チップ上の回路線幅に43ナノメートル(ナノは10億分の1)の先端プロセスを採用したNAND型フラッシュメモリー16品種を製品化したと発表した。... 同じ2値技術を用いた...

TAMA協会、四国・北陸企業と連携へ−10月にマッチング会（2008/8/14）

四国地域で産業クラスター活動を展開する四国テクノブリッジフォーラムと、高精度加工を手がける企業などで構成する北陸マイクロナノプロセス研究会が協力。

OKI、ロームに90ナノプロセスシステムLSIを製造委託（2008/7/10）

回路線幅90ナノメートル(ナノは10億分の1)プロセスを採用したシステムLSIなどが対象。... ローム浜松は直径300ミリメートルウエハーラインを敷設しており、同ラインに回路線幅90...

NECエレ、40ナノプロセス採用したASICの受注開始（2008/7/1）

NECエレクトロニクスは30日、回路線幅40ナノメートル(ナノは10億分の1)の先端プロセスを採用したASIC(特定用途向けIC)「CB―40」の受注を始めたと発表した...

商品化したのは、アルゴンフッ素(ArF)エキシマレーザーを光源とした45ナノメートル(ナノは10億分の1)プロセスに対応したもの。すでに同社では90ナノメートルと65ナ...

NECエレ、90ナノプロセス採用のDRAM混載LSIを製品化（2008/5/30）

NECエレクトロニクスは29日、チップ上の回路線幅に90ナノメートル(ナノは10億分の1)プロセスを採用したDRAM混載LSI「μPD809400」を製品化したと発表した。

半導体メーカー、車載用マイコンに90ナノプロセスを採用（2008/4/15）

半導体メーカーは車載用マイコンに回路線幅90ナノメートル(ナノは10億分の1)の先端プロセスを採用する。... ルネサステクノロジは回路線幅130ナノメートルプロセスを採用。NECエレ...

検査に使用する光は波長198・5ナノメートル(ナノは10億分の1)の紫外光で、ハーフピッチ45ナノメートルプロセスの量産工程に対応できる。... 従来の波長約250ナノメートルでは回路...

東芝は7日、最先端の43ナノメートル(ナノは10億分の1)プロセスを使い、1チップで容量16ギガビット(ギガは10億)のNAND型フラッシュメモリーを開発、サンプル出荷...

また回路線幅45ナノメートルの微細プロセスを採用し、小型・低消費電力を実現した。... 45ナノプロセスに挑んだ藤井英治半導体社デバイスグループGMは「これができれば世界初だ」と鼓舞した。... 45...

エルピーダ、50ナノプロセスでDRAM量産（2008/1/30）

エルピーダメモリは29日、09年1―3月期にチップ上の回路線幅に50ナノメートルプロセスを採用したDRAMを量産すると正式発表した。... 回路線幅50ナノメートル品の生産設備導入などに充てる。......