世界のコンピューティング需要に応える半導体チップ製造の新時代

インテル コーポレーションCEO（最高経営責任者）のパット・ゲルシンガー（Pat Gelsinger）はHot Chips 34で、世界のとどまることのないコンピューティング需要に応え、完全没入型のデジタル体験を実現するために、最先端のコンピューティングとパッケージング技術がいかに必要とされているか詳しく説明しました。


最新情報：インテルはHot Chips 34の基調講演で、2.5D/3Dタイルベースのチップ設計を可能にするアーキテクチャーとパッケージングを中心とした最新のイノベーション技術について説明し、それらが半導体チップ製造の新たな時代に向け、今後何年にもわたりムーアの法則を前進させていくことを強調しました。パット・ゲルシンガーは、1995年のゴードン・ムーア（Gordon Moore）以来となるHot Chipsでのインテル コーポレーションCEOによる基調講演の登壇で、さらなる高性能なコンピューティングを目指し飽くなき追求を続けるインテルの方針を示し、今後リリース予定の製品ポートフォリオから、Meteor Lake（開発コード名）、Ponte Vecchio（開発コード名）GPU、インテル(R) Xeon(R) D-2700/D-1700プロセッサー、FPGAファミリーの詳細と、新たなシステム・ファウンドリー事業モデルについて概要を説明しました。

「インテルはRibbonFET、PowerVia、高開口数（High-NA）リソグラフィーといった数々の進歩と、2.5D/3Dパッケージングによる開発設計を組み合わせ、1つのパッケージに実装するトランジスター数を現在の1,000億個から、2030年までに1兆個へと拡大するという目標を掲げています。1人の技術者として、今ほど素晴らしく、そしてこれほどまで重要な時期を経験したことはありません。我々全員が、現在の生活の中で半導体が担う重大な役割を伝えるアンバサダーとならなければなりません」
–インテル コーポレーションCEO（最高経営責任者）、パット・ゲルシンガー

重要な理由：半導体業界は新たな黄金期に入り、チップ製造における従来のファウンドリー・モデルの捉え方をシステム・ファウンドリーへと転換しなければならない時期を迎えています。インテルのシステム・ファウンドリー事業モデルは、従来のウエハー製造のサポートに留まらず、最先端のパッケージング技術、チップレットのオープンなエコシステム、ソフトウェア・コンポーネントを結集します。これにより、1つのパッケージで複数システムを構成して提供でき、強力なコンピューティング性能と完全没入型のデジタル体験を求めるとどまることのない世界的な需要に応えます。またインテルは、プロセス技術とタイルベースの設計を継続的に進歩させ続けることで、業界のニーズにも対応しています。

このイノベーションと成長そして発見の時代に、テクノロジーは人々が世界を体験する仕組みを根本から変えていくことでしょう。コンピューティング、コネクティビティー、インフラストラクチャー、AIをどこでも利用できるユビキタス環境では、これらが相互に組み合わさり、増幅と補強を続けながら、これまでにない強力な可能性を生み出し、テクノロジーの未来を形作り、人々ができることを次のレベルへと引き上げていくはずです。

インテルが実現する方法：インテルはHot Chips 34で、今後リリース予定の次世代テクノロジーの中から、以下の製品アーキテクチャーについて先行発表を行いました。


Meteor Lake、Arrow Lake、Lunar Lake（開発コード名）プロセッサー：製造、消費電力、性能を効率化するタイルベースのチップ設計により、PCに変革を起こします。これは、インテルのFoverosインターコネクト・テクノロジーを用いて3Dスタックで構成された、ディスクリート型のCPU、GPU、SoC、I/Oタイルによって実現します。このプラットフォームへの転換は、チップレットのオープン規格「Universal Chiplet Interconnect Express（UCIe）」を推進する業界のサポートにより増強されており、最先端のパッケージング技術に統合する際にさまざまなベンダーが連携することで、異なるプロセス技術に基づいたチップレットの設計と製造が可能になります。
インテルのデータセンター向けGPU、Ponte Vecchio（開発コード名）：ハイパフォーマンス・コンピューティング（HPC）からAI駆動のスーパーコンピューティングまで幅広く、高密度コンピューティングへの対応を目的に設計されました。また、インテルのオープン・ソフトウェア・モデルを最大限に活かし、OneAPIを利用することで、APIによる抽象化やクロスアーキテクチャーのプログラミングを簡素化できます。Ponte Vecchioは、そのタイル構造に表れているとおり、エンベデッド・マルチダイ・インターコネクト・ブリッジ（EMIB）とFoverosの最先端パッケージング技術を組み合わせて接続された、いくつもの複雑なデザインで構成されています。この高速MDFIインターコネクトにより2スタックまで拡張できるため、1つのパッケージに1,000億を超えるトランジスターを実装することが可能になっています。
インテル(R) Xeon(R) D-2700/D-1700プロセッサー・シリーズ：5G、IoT、エンタープライズ、クラウドのアプリケーションといったエッジのユースケースを意図し、実際の導入環境の多くに共通して見られる消費電力と実装スペースの制約を特に考慮して設計されました。これらのチップは、最新の演算コア、柔軟なパケット・プロセッサーを備えた100Gイーサネット、インライン暗号アクセラレーション、同期を確保するタイム・コーディネーテッド・コンピューティング（TCC）やタイム・センシティブ・ネットワーキング（TSN）、AIプロセスに組み込む最適化といった、タイルベース設計の実現を示す例でもあります。
FPGAテクノロジー：引き続きハードウェア・アクセラレーションの強力かつ柔軟なツールとして、特に無線周波数（RF）アプリケーションで確実な実装手段を提供します。デジタルとアナログのチップレットに加え、プロセスノードが異なるチップレットや、別のファウンドリーで製造されたチップレットまで統合することで、これまでにないほど効率を上げ、開発にかかる時間を短縮して、開発チームの柔軟性を最大限に引き上げることが可能になりました。このチップレット・ベースのアプローチがもたらした成果については、まもなく公開する予定です。


詳細情報：Hot Chips 34開催プログラム | Semiconductors Run The World（Pat Gelsingerエディトリアル） | Moore’s Law and Intel’s Process Roadmap（Ann Kelleherエディトリアル） | Intel’s Software Advantage, Decoded（Greg Lavenderエディトリアル） | Defining and Leading the Edge（Nick McKeownエディトリアル）

企業プレスリリース詳細へ
PRTIMESトップへ

情報提供元：PRTIMES
本リリースの掲載元：https://prtimes.jp/main/html/rd/p/000000045.000009705.html