東芝は2012年末までに、回路線幅を19ナノメートル(ナノは10億分の1)まで微細化した先端半導体メモリーの比率を上期末に7割だったのを9割に引き上げる。... 回路線幅を19ナノメー...

チップ上の回路線幅に40ナノメートル(ナノは10億分の1)のプロセス技術を採用。... 同時に、英アームの中枢回路「コアテックス―A9」を採用した組み込みプロセッサー「RZファミリ」も...

ただ、個別の商談ではぶつかることはあり得る」 ―アテナでは、半導体の回路線幅を従来の65ナノメートル(ナノは10億分の1)から一気に28ナノメートルに微細化し、台湾の...

アテナプロジェクトは、オラクルDBを超高速で動かす専用回路を富士通が開発し、次期スパーク64に埋め込む。 ... 次期スパーク64は既存の半導体の回路線幅を65ナノメートル(...

ルネサスエレクトロニクスはチップ上の回路線幅に40ナノメートル(ナノは10億分の1)のプロセス技術を採用した車載向けフラッシュメモリー内蔵マイコン(写真)を開発したと2...

東北大学の流体科学研究所および原子分子材料科学高等研究機構の寒川誠二教授らのグループは、回路線幅が12ナノメートル(ナノは10億分の1)以降の次世代ゲルマニウム金属酸化膜半導体(...

現地紙の報道では、TSMCは2013年にチップの回路線幅に20ナノメートル(ナノは10億分の1)の先端プロセスを適用して同プロセッサーの量産を開始するという。 ......

回路線幅40ナノメートル(ナノは10億分の1)の先端品でも手を結ぶ。

先端半導体はチップ上に回路を形成する製造前工程がカギ。... 【回路の微細化】 現在、最先端を行く半導体は回路線幅が20ナノメートル(ナノは10億分の1)まで微細化。...

当社はすでにチップ上の回路線幅に28ナノメートル(ナノは10億分の1)プロセスを適用した技術開発に着手しており手応えを感じている。... 「回路線幅40ナノメートル台のフラッシュメモリ...

東芝は7月に四日市工場で回路線幅24ナノメートル(ナノは10億分の1)の小売り向け品を中心に3割の減産を実施。

回路線幅を細くして記憶容量を高める「微細化」を進めながら、新構造のメモリーを市場投入する。... 東芝はNANDでは世界最先端となる回路線幅19ナノメートル(ナノは10億分の1)プロセ...

だが、液浸は回路線幅10ナノメートル(ナノは10億分の1)前半が限界と言われてきた。 インテルなど半導体メーカー側にしても、回路線幅を細くして一枚当たりのウエハーから...

チップ上の回路線幅に30ナノメートル(ナノは10億分の1)プロセスを採用したDRAM(記憶保持動作が必要な随時書き込み読み出しメモリー)搭載サーバを、通信会社やデータセ...

東芝は技術研究組合BEANS研究所(東京都千代田区)、東京大学と共同で、次世代以降の半導体向けフォトマスク(半導体回路の原版)の描画・修正技術として、回路線幅50ナノメ...

エルピーダはDRAM(記憶保持動作が必要な随時書き込み読み出しメモリー)の回路線幅を細くして記憶容量を増やす「微細化」で、韓国サムスン電子とつばぜり合いを演じてきた。

チップ上の回路線幅に40ナノメートル(ナノは10億分の1)プロセス技術を採用。これにより、4コア(回路)のプロセッサー4個と2次キャッシュを1チップに集積。

一つのプロセッサー内に計算などの処理を行うコア(回路)を多数内蔵するメニーコアと呼ばれる中央演算処理装置(CPU)を実現。... また、回路線幅を65ナノメートル...

同組合では2012年度中に300ミリメートルウエハーを使って回路線幅65ナノメートル(ナノは10億分の1)技術による試作チップをつくり、ユーザーの評価などを得て15年度をめどに実用化を...

生産委託により、半導体の回路線幅を既存の45ナノメートル(ナノは10億分の1)から28ナノメートルに一段と微細化し、集積度を高める。 ... TSMCは、回路線幅28ナノメート...