- トップ
- 検索結果
記事検索結果
65件中、1ページ目 1〜20件を表示しています。 (検索にかかった時間：0.005秒)
レーザーテックは、生成人工知能(AI)でデータを高速処理する広帯域メモリー(HBM)向けに、高密度配線に欠かせない小径シリコン貫通電極(TS...
【横浜】レーザーテックは多層基板に用いられる小径シリコン貫通電極(TSV)のエッチング深さを高精度に検査できるビア(導通穴)深さ測定装置「VIANC...
第1弾に続きシリコン貫通電極(TSV)、メガピラー(垂直方向の接続電極)対応製品を24年4月に発売予定で、東北大学とハイブリッド接合対応の薬品も共同研究中。
そして各半導体チップや基板間の垂直および水平方向の相互接続(電気的に接続させるためにTSV〈貫通電極〉が形成される)により単一のデバイスとして機能させるものである。
レーザーで素早く溝をつけて簡易な無電解メッキで配線するため、基板に貫通電極を作る従来方法より工程数を10分の1以下に抑えられる。 ... 基板に貫通電極をつくる配線方法では薄いガラス...
大阪大学レーザー科学研究所の斗内政吉教授らはベルギーのIMECのクリストフ・ヤコブ博士らと共同で、シリコン半導体チップ内を垂直に貫通する電極の非破壊・非接触検査が期待できる技術を開発した。... 貫通...
半導体のシリコン貫通電極やインクジェットノズル、燃料噴射ノズルなどを評価する用途を想定する。
【静岡】エイディーディー(静岡県沼津市、下田一喜社長、055・943・6371)は、次世代の3次元実装と期待されるシリコン貫通電極(TSV)積層メモリー向けの超低温冷却...
次世代技術の「コアレスプリント基板」「ファンアウトウエハーレベルパッケージ(FOWLP)」「シリコン貫通電極(TSV)」を対象に、デバイスや基板メーカーに提案し、共同で...
大阪府立大学微小めっき研究センターの近藤和夫教授は、半導体基板の3次元積層の配線技術となるシリコン貫通電極穴(TSV)の穴埋めを、銅メッキによって30秒で加工する技術を開発した。
岡本工作機械製作所は「Si貫通電極ウエハー全自動薄化加工装置」の開発が科学技術振興機構(JST)の研究成果最適展開支援プログラム(A―STEP)の新規課題に採択された。...
3次元積層した半導体の貫通電極を作成する際に利用する原子層堆積(ALD)をレンズにも応用した。
携帯端末やサーバーの高性能化にあわせ、狭ピッチ化が進むシリコン貫通電極(TSV)による3D実装の拡大に応える。 ... 複数のICチップを垂直に積み重ねて一つのパッケ...
大阪府立大学大学院工学研究科の近藤和夫教授は、半導体を3次元積層して高性能化を図る技術「シリコン貫通電極(TSV)」で、銅メッキ液に有機系添加剤を処方することにより加熱工程での膨張・破...
独自のアルゴリズムによりシリコンのほか、ガリウムヒ素(GaAs)ウエハーの内部クラック検査、高アスペクト比のパワーデバイス用トレンチ、高密度実装用シリコン貫通電極(TSV...
スマートフォンなどでは2・5次元実装やシリコン貫通電極(TSV)による3次元実装といった半導体パッケージの高集積化技術の採用が始まりつつある。
大阪府立大学大学院の近藤和夫教授は、次世代の半導体3次元積層の配線技術となる「シリコン貫通電極穴(TSV)」の銅メッキの所要時間を5分に短縮する方法を見いだした。... 貫通穴を円錐形...
